

## Dividierer nach dem Sägezahnverfahren

JÜRGEN SCHWARZ

Zum Aufbau eines Meßgerätes wurde ein elektronischer Dividierer mit einer Genauigkeit  $< 0,5\%$  vom Endwert benötigt, der neben einer hohen Eingangsimpedanz für den Gleichanteil der Eingangssignale die Bildung des arithmetischen Mittels der Eingangssignale und eine 10:1-Teilung des Zählerterms ermöglichen sollte. Da nur Gleichanteile zu verarbeiten waren, bot sich das Sägezahnverfahren, das [1] entnommen wurde, an (Bild 1).




Bild 1: Sägezahnverfahren (Prinzipialschaltbild)

### Sägezahnverfahren

Die Kondensatoren  $C_1$  und  $C_2$  werden über Spannungs-Stromwandler durch Ströme aufgeladen, die den Eingangsspannungen proportional sind. Erreicht die Spannung an  $C_2$  die Höhe der Vergleichsspannung  $U_{11}$ , gibt der Komparator K ein Signal ab, das die Kondensatoren über die Transistoren  $T_1$  bzw.  $T_2$  entlädt. Die Spannung an  $C_2$  verhält sich nach der Formel

$$U_{C_2} = \frac{I_{C_2}}{C_2} t = k_2 \frac{U_2}{C_2} t \quad (1)$$

Der Schaltzeitpunkt  $T$  ergibt sich durch Gleichsetzen von  $U_{C_1}$  mit  $U_{11}$  zu

Multiplizierer und Dividierer, die nach dem Sägezahnverfahren arbeiten, zeichnen sich durch große Genauigkeit bei vergleichsweise geringem Aufwand aus. Für Anwendungen, die nur eine kleine Frequenz des zu übertragenden Signales erfordern, bietet sich das im folgenden Beitrag beschriebene Schaltungsprinzip an.

$$T = \frac{U_3 C_2}{U_2 k_2} \quad (2)$$

wobei die Spannung an  $C_1$  zu diesem Zeitpunkt gleich

$$U_{C_1} = \frac{k_1 C_2}{k_2 C_1} U_3 \frac{U_1}{U_2} \quad (3)$$

ist. An  $C_1$  bildet sich also bei konstanter Spannung  $U_{11}$  eine dem Quotienten  $U_1/U_2$  proportionale Spannung aus. Die Genauigkeit der Division hängt weitgehend von der Linearität der Sägezahnspannungen ab. Durch das an  $C_1$  angeschlossene Filter wird die Sägezahnspannung für die weitere Auswertung durch Instrumente geglättet.

### Nichtinvertierender Integrator

Zur Erreichung eines linearen Sägezahns wird anstelle der Konstantstromquellen ein nichtinvertierender Integrator (Bild 2) nach [2] eingesetzt. Er besitzt eine kleine Ausgangsimpedanz, so daß durch die nachgeschalteten Baugruppen der Sägezahn nicht verzerrt wird. Die Schaltung besteht im Prinzip aus einem Tiefpaß als Integrierglied und einem in Reihe geschalteten NIC (Negative Impedance Converter) mit dem Innenwiderstand  $-R$ , der gleichzeitig als

Impedanzwandler wirkt. Die Anwendung des Knotenpunktsatzes auf den P-Eingang des Operationsverstärkers

$$\frac{u_a - u_p}{R} + \frac{u_e - u_p}{R} - C \frac{du_p}{dt} = 0 \quad (4)$$

ergibt mit  $u_p = 1/2 u_a$

$$u_a = \frac{2}{RC} \int u_e dt \quad (5)$$

Bei konstanter Eingangsspannung  $u_e = U_e$  gilt für

$$u_a = \frac{2}{RC} U_e t + U_0 \quad (6)$$

Der zur Gewährleistung eines stabilen Betriebes des NIC erforderliche niedrige In-




Bild 2: Nichtinvertierender Integrator




Bild 3: Nichtinvertierender Integrator mit Eingangsfrequenzkompensation. a) Schaltbild; b) Ersatzschaltbild mit offenem Schalter; c) Ersatzschaltbild mit geschlossenem Schalter

nenwiderstand der Eingangsspannungsquelle wird durch vorgeschaltete Spannungsfollower erreicht.

Wird die Kondensatorspannung im Umschaltzeitpunkt T kurzgeschlossen, so geht auch die Ausgangsspannung  $u_a$  auf Null. Um diesen Übergang mit der erforderlichen Geschwindigkeit zu gewährleisten, mußte eine ungewöhnliche Art der Frequenzkompensation des Integrators gewählt werden. Der vorkompensierte A 109 wird mit einer Eingangsfrequenzkompensation (Bild 3) betrieben, die eine hohe Flankensteilheit der Ausgangsspannung (etwa  $22 \text{ V}/\mu\text{s}$ ) ermöglicht [3].

### Berechnung der Frequenzkompensation

Bild 4 zeigt den Frequenz- und Phasengang des vorkompensierten A 109. Der Frequenzgang weist drei Polstellen bei den Frequenzen  $f_1 = 10 \text{ kHz}$ ,  $f_2 = 1 \text{ MHz}$  und  $f_3 = 1,5 \text{ MHz}$  auf.

$$A(p) = \frac{A_0}{\left(1 + \frac{p}{\omega_1}\right) \left(1 + \frac{p}{\omega_2}\right) \left(1 + \frac{p}{\omega_3}\right)} \quad (7)$$

so daß der Frequenzgang des gesamten Gegenkopplungsnetzwerkes so dimensioniert werden muß, daß in beiden Schaltzuständen des Transistorschalters die Stabilitätskriterien mit einer gewissen Reserve (Phasenreserve von etwa  $45^\circ$  beim Null-




Bild 4: Bodediagramm




Bild 5: Aktives Filter 2. Ordnung

durchgang der Kreisverstärkung) erfüllt werden.

Zur Berechnung der Übertragungsfunktion des Gegenkopplungsnetzwerkes nach Bild 3b wird die Leerlaufspannung der Gegenakteingangsspannung  $u_{idL}$  ermittelt:

$$u_{idL} = \left( \frac{R_3}{R_3 + R_3 \parallel C_3} - \frac{R_1}{R_1 + R_1} \right) u_a \quad (8)$$

$$u_{idL} = \frac{p\tau_3}{2(2 + p\tau_3)} u_a = \frac{1}{4} \frac{p\tau_3}{1 + p\frac{\tau_3}{2}} u_a \quad (9)$$

Die Anordnung besitzt einen Innenwiderstand von

$$Z_i^+ = R_1 \parallel R_1 + R_3 \parallel (R_3 \parallel C_3) \quad (10)$$

$$Z_i^- = \frac{R_1}{2} + \frac{R_3}{2 + p\tau_3} \quad (11)$$




Bild 6: Stromlaufplan des Dividierers

$$i_n = \frac{u_{idL}}{Z_i^L + Z_o^L} = \frac{u_{id}}{Z_o^L} \quad (12)$$

liefert mit  $Z_o^L = R_2 + \frac{1}{pC_2}$  als Belastung des Netzwerkes nach längerer Rechnung den Ausdruck

$$T_1(p) = \frac{\frac{u_{id}}{u_a} = \frac{1}{4} \times \frac{p\tau_3(1 + p\tau_2)}{1 + p\left[\tau_2\left(1 + \frac{1}{2}\frac{R_1 + R_3}{R_2}\right) + \frac{\tau_3}{2}\right] + p^2\tau_2\tau_3\left(\frac{1}{2} + \frac{R_1}{4R_2}\right)}}{\quad} \quad (13)$$

Aus dem Ansatz

$$T_1(p) = \frac{p\tau_3^*(1 + p\tau_2)}{(1 + p\tau_A)(1 + p\tau_B)} \quad (14)$$

werden durch Koeffizientenvergleich als Lösung die folgenden Terme gewonnen:

$$\tau_3^* = \frac{\tau_3}{4} \quad (15)$$

$$\tau_{A/B} = \frac{1}{4} \left\{ \tau_3 + \tau_2 \left( \frac{R_1 + R_3}{R_2} + 2 \right) \pm \sqrt{\left[ \tau_3 + \tau_2 \left( \frac{R_1 + R_3}{R_2} + 2 \right) \right]^2 - 4\tau_2\tau_3 \left( 2 + \frac{R_1}{R_2} \right)} \right\} \quad (16)$$

Damit ergibt sich die Kreisverstärkung

$$A(p)T_1(p) = \frac{A_0}{\left(1 + \frac{p}{\omega_1}\right)\left(1 + \frac{p}{\omega_2}\right)\left(1 + \frac{p}{\omega_3}\right)} \times \frac{p\tau_3^*(1 + p\tau_2)}{(1 + p\tau_A)(1 + p\tau_B)} \quad (17)$$

wobei  $\tau_2$  so gewählt wird, daß die Nullstelle den Pol bei  $\omega_1$  aufhebt

$$\tau_2 = \frac{1}{\omega_1} = R_2 C_2 \quad (18)$$

Die übrige Dimensionierung muß die notwendige Phasenreserve garantieren. Dazu wird die Dämpfung des Netzwerkes für  $\omega \rightarrow \infty$  so gewählt, daß der Nulldurchgang der Kreisverstärkung genau dort erfolgt, wo der vorkompensierte A 109 eine Phasenreserve von 45° besitzt. Die Verstärkung  $T_1(p)$  für  $\omega \rightarrow \infty$  ist

$$T_1|_{\omega \rightarrow \infty} = \frac{1}{2 + \frac{R_1}{R_2}} = \frac{R_2}{R_1 + 2R_2} \quad (19)$$

Aufgelöst nach  $R_2$  ergibt sich

$$R_2 = \frac{T_{Soll}}{1 - 2T_{Soll}} R_1 \quad (20)$$

Anschließend müssen die Verhältnisse für den geschlossenen Schalter (Bild 3c) berechnet werden. Es gilt


$$T_S(p) = \frac{u_{id}}{u_a} = \frac{R_1 \parallel \left(R_2 + \frac{1}{pC_2}\right)}{R_1 + R_1 \parallel \left(R_2 + \frac{1}{pC_2}\right)} \quad (21)$$

$$T_S(p) = \frac{1}{2} \frac{1 + p\tau_2}{1 + p\tau_2 \left(1 + \frac{R_1}{2R_2}\right)} = \frac{1}{2} \frac{1 + p\tau_2}{1 + p\tau_c} \quad (22)$$

mit

$$\tau_c = \tau_2 \left(1 + \frac{R_1}{2R_2}\right) \quad (23)$$

Es ist ersichtlich, daß auch bei geschlosse-



nem Schalter der Pol bei  $f_1 = 10$  kHz durch die Nullstelle von  $T_S(p)$  aufgehoben wird.

**Dimensionierung der Frequenzkompensation**

Für die Widerstände  $R_1$  und  $R_3$  wurde ein Wert von  $R_1 = R_3 = 20$  k $\Omega$  und für den Kondensator  $C_3$  von 0,1  $\mu$ F gewählt. Nach Gl. (20) ergibt sich mit  $T_{Soll} = 0,00178$  ( $\Delta = -55$  dB)

$$R_2 = \frac{1,78 \cdot 10^{-3} \cdot 20 \cdot 10^3 \Omega}{1 - 2 \cdot 1,78 \cdot 10^{-3}} = 35,7 \Omega$$

(praktischer Wert 33  $\Omega$ )

$$C_2 = \frac{1}{R_2 \omega_1} = \frac{1s}{33 \Omega \cdot 2\pi \cdot 10^4} = 0,482 \mu F$$

(praktischer Wert 0,47  $\mu$ F)

Damit ergeben sich die anderen Zeitkonstanten zu

$$\tau_2 = 15,5 \mu s; \tau_3^* = 0,5 ms; \tau_A = 9,94 ms; \tau_B = 0,474 ms; \tau_C = 4,83 ms$$

Die Frequenz- und Phasengänge sind im Bild 4 dargestellt.

**Filter**

Als Filter wird eine aktive Schaltung 2. Ordnung nach Bild 5 mit Butterworth-Charakteristik eingesetzt [4].

**Arithmetischer Mittelwert und 10:1-Teilung**

Zur Bildung des arithmetischen Mittelwertes wird ein RC-Filter 1. Ordnung mit einer Zeitkonstante von etwa 1 s verwendet. Zur Gewährleistung des hohen Eingangswiderstandes sind dem Filter Spannungsfolger nachgeschaltet. Der Eingangsstrom der Operationsverstärker wird durch eine Konstantspannungsquelle in Bootstrap-Schaltung [3] kompensiert. Zur Verhinderung einer Blockierung der Operationsverstärker sind Latch-up-Dioden (Diode zwischen den Anschlüssen 10 und 12) vorgesehen. Die 10:1-Teilung erfolgt durch einen wahlweise an Masse zu legenden Spannungsteiler,

der mit einem weiteren Spannungsfolger belastet ist<sup>1)</sup>.

**Gesamtschaltung und Aufbau**

Bild 6 zeigt den Stromlaufplan des Dividierers. Für jeden Operationsverstärker wurde eine Kompensation der Offsetspannung realisiert. Zusätzlich wurde ein Multipliziergang, der nach Umdimensionierung der Eingangswiderstände des Komparators die Verwendung als multiplizierender Dividierer möglich macht, vorgesehen.

Der meßtechnisch ermittelte Fehler lag unter  $\pm 50$  mV vom Sollwert (Endwert 10 V) in den Bereichen der Eingangsspannungen von 1...10 V.

Der Dividierer wurde auf einer doppeltkaskierten Leiterplatte im EGS-Format 95 mm  $\times$  170 mm realisiert (Bild 7). Zum Abgleich wurden Dickschichtregler nach TGL 27 423 eingesetzt. Die Leiterzugführung um die Integrationskondensatoren wurde so gestaltet, daß, bedingt durch die Impedanzen der Leitungswege und der Bauelemente, der zulässige Kollektorstrom der Transistoren SF 126 D beim Kurzschluß der Integrationskondensatoren nicht überschritten wird.

<sup>1)</sup> Für die 10:1-Teilung sind andere, weniger aufwendige Varianten, z. B. Umschaltung des Integrationskondensators, denkbar. Die in diesem Beitrag gewählte Anordnung ist durch die Schaltung des Gesamtgerätes bedingt.

**Literatur**

[1] Grünberg, W.-D.: Analoges Multiplizieren und Dividieren nach dem Sägezahnverfahren. *Elektronik* 18 (1959) H. 2, S. 43-45  
 [2] Tietze, U.; Schenk, Ch.: *Halbleiter-Schaltungstechnik*. Berlin, Heidelberg, New York: Springer-Verlag 1976  
 [3] Herpy, M.: *Analoge integrierte Schaltungen*. Budapest: Akadémiai Kiadó 1975  
 [4] Wiederhold, M.; Sittig, K.: RC-Filter. *radio fernsehen elektronik* 22 (1973) H. 20, S. 677-680

## Abstract

Elektronische Funktionsgruppen  
analog

### Dividierer nach dem Sägezahnverfahren

Jürgen Schwarz

Der in diesem Beitrag beschriebene Dividierer arbeitet mit einer Genauigkeit kleiner  $0,5\%$  und ermöglicht neben einer hohen Eingangsimpedanz für den Gleichanteil der Eingangssignale auch die Bildung des arithmetischen Mittels der Eingangssignale und die 10:1-Teilung des Zählerterms.

radio fernsehen elektronik 30 (1981) H. 3, S. 153

Divider according to the  
saw-tooth method

153

Делитель по методу пило-  
образных колебаний

153

Dělička pracující metodou  
pilovitých kmitů

153