Lastwechselmethoden für Siliziumkarbid-MOSFETs unter Berücksichtigung von deren Schwellspannungsinstabilität

Abstract

Die Anwendung von etablierten Qualifizierungstestroutinen wie Lastwechseltests auf SiC-MOSFETs ist mit Herausforderungen verbunden: Die Schwellspannung Uth von SiCMOSFETs ist kein stabiler Parameter, was sowohl die Sperrschichttemperaturerfassung während der Testdurchführung beeinflusst als auch zu einer unerwünschten Verschiebung des Einschaltwiderstandes führt. Innerhalb dieser Arbeit wird ein Konzept zur Uth- Erfassung während einer Lastwechselprüfung erarbeitet und umgesetzt. Hierauf aufbauend erfolgt zunächst eine umfangreiche Charakterisierung von Schwellspannungsinstabilitäten unter lastwechseltypischen Gate-Bedingungen. Es werden die wesentlichen Einflussfaktoren herausgearbeitet und deren Einfluss auf Lastwechseltests diskutiert sowie ein Konzept zur Unterdrückung unerwünschter Drifteffekte während der Lastwechselprüfung mittels Vorkonditionierung abgeleitet. Der Vergleich erster Lastwechseltests mit und ohne Vorkonditionierung validiert dessen Eignung und impliziert ferner einen signifikanten Einfluss von Uth auf das Lastwechselergebnis. Zusätzlich wird eine von Uth-Instabilitäten unabhängige Temperaturerfassung mittels chip-integriertem Sensor eingeführt und mit der etablierten USD(T)-Methode verglichen. Im Ergebnis dieser Arbeit werden die wesentlichen Herausforderungen zur Anwendung von Lastwechseltests auf SiC-MOSFETs aufgezeigt, Methoden zum Umgang mit diesen erarbeitet und experimentell verifiziert. Exemplarische Untersuchungen erfolgen sowohl an speziell angefertigten Forschungsmustern als auch an käuflichen SiC-MOSFETs unterschiedlicher Hersteller und Spannungsklassen.

The application of established qualification test routines like power cycling to SiC MOSFETs is not as straightforward as it may seem: The threshold voltage Vth of SiC MOSFETs is not a stable parameter, affecting junction temperature sensing during the test execution and yielding an undesired shift of the turn-on resistance. Within this work, a Vth-monitoring concept is proposed and applied. Based on this approach, an extensive characterisation of Vth-instabillities under power cyclinge like gate conditions is carried out, the main influencing factors are identified and a concept to suppress parasitic drift effects during a power cycling test based on preconditioning is derived. The comparison of first power cycling results with and without prior applied preconditioning validates this approach and further implicates a significant impact of Vth on the test outcome. In addition, a junction temperarure measurement approach independent on Vth-instabilities based on a chip-integrated sensor is introduced and compared to the established VSD(T)-method. As result of this work, the main challenges of the application of power cycling tests to SiC MOSFETs are pointed out, methods dealing with them are proposed and verified by using special engineering samples as well as commercial SiC MOSFETs of different manufactures and voltage classes as exemplary devices under test.